RSS

Tag Archives: Altera

알테라 코리아, 전국 대학(원)생 대상 2016 Altera Design Contest 개최

세계적인 프로그래머블 솔루션회사 알테라의 한국지사인 알테라코리아(대표 김동훈, http://www.altera.com)는 한국에서 지난해에 이어 4번째로 Altera Design Contest를 Altera의 영업 및 기술지원 파트너사인 Axios와 공동 개최하며, 온라인 등록접수를 시작했다고 밝혔다.
이 콘테스트는 Altera University Program의 일환으로서 한국의 대학생/대학원생들이 Altera FPGA를 이용해서 혁신적인 SoPC 시스템디자인을 설계하도록 고취하고, 이들 학생들의 창의성과 FPGA 설계 역량을 발굴하고 SoPC 시스템디자인을 설계하도록 동기부여를 하기 위한 것이다. 이 콘테스트의 수상자는 공식적인 시상식에서 발표하며 총1500만원의 상금이 주어진다. 시상식은 최종 리포트 제출 후 우승팀 선정 후, 당일 작품 발표와 함께 순위가 결정된다.

대학생/대학원생이면 누구나 개인 또는 팀자격으로 이 콘테스트에 참여할 수 있다.

각 개인/팀은 5월 5일까지 콘테스트 랜딩페이지(www.axios.co.kr)를 통해 등록신청서를 제출해야하며, 6월 6일까지 제 1차 제안서를 제출해야한다. 모든 디자인 제안서는 Altera Korea와 Axios로 이루어진 위원회에서 심사 및 평가하며, 6월 30일까지 35개의 우수 디자인제안서를 선정한다. 이렇게 1차 심사를 통과한 개인/팀에게는 1개의 Altera DE1-SoC 개발 및 교육보드가 제공되고, 7월 6일부터 8일까지 3일간 교육이 진행된다.

모든 개인/팀은 DE-SoC를 기본으로 설계된 최종 프로젝트를 11월 30일까지 제출해야하며, 12월 중순에 8팀의 수상자가 결정되고, 통지 받게 된다. 선정된 8팀은 12월 22일 시상식 당일 작품발표회를 하고, 당일 채점평가단에 의해서 최종 1,2,3등 팀 및 우수상 5팀이 결정된다.

Altera Korea의 김동훈 지사장은 “한국에서Altera University Program의 활성화를 위해서 대학생/대학원생 대상 콘테스트를 올해도 차질없이 개최하게된것을 매우 기쁘게 생각하며, 이 콘테스트를 통해서 유무선통신 및 네트워킹, 디지털홈 어플라이언스, 브로드캐스트, 컴퓨터, 의료용, 산업용, 자동차분야를 비롯한 다양한 분야에서 미래를 이끌어 나갈 창의적인 설계엔지니어들을 발굴할 수 있기를 기대한다”고 말했다.
‘2016 Altera Design Contest’의 참가 신청은 3월 2일부터 Axios의 홈페이지(www.axios.co.kr)에서 가능하며, 대회 일정 등 자세한 내용을 볼 수 있다.

아이씨엔 매거진 오승모 기자 oseam@icnweb.co.kr

Advertisements
 
Leave a comment

Posted by on March 8, 2016 in Event, Market

 

Tags: , , , , , , ,

알테라, 새로운 Quartus Prime 설계 소프트웨어 제공

새로운 세대의 프로그래머블 디바이스로 실리콘 성능과 포괄적인 자원들을 효과적으로 활용

새로운 세대의 프로그래머블 로직 디바이스로 설계 생산성에 있어서 새로운 시대가 열리게 되었다. 알테라는 새로운 Quartus® Prime 설계 소프트웨어를 제공한다고 밝혔다. 알테라의 이 새로운 소프트웨어 환경은 자사의 검증된 사용자 친화적 Quartus II 소프트웨어를 바탕으로 하고 있으며 새로운 생산성 지향적 툴로서 Spectra-Q™ 엔진을 도입하고 있다. Quartus Prime 설계 소프트웨어는 디자인 반복을 줄이고, 업계에서 가장 빠른 컴파일 시간을 달성하고, 실리콘 성능을 가속화함으로써 FPGA 및 SoC FPGA의 설계 작업을 향상시키도록 설계되었다.

Altera, 새로운 Quartus Prime 설계 소프트웨어 제공

알테라의 소프트웨어 및 IP 마케팅 선임 이사인 Alex Grbic은 “우리 회사의 소프트웨어 툴은 업계 전체에서 가장 뛰어난 수준의 성능과 생산성을 제공하는 것으로 알려져 있다. Quartus Prime 설계 소프트웨어는 수십 년에 걸쳐서 지속되어온 소프트웨어 혁신을 바탕으로 해서 우리 회사 고객들에게 프로그래머블 로직 디바이스로 새로운 차원의 성능과 생산성을 가능하게 함으로써 알테라의 그러한 리더쉽을 더욱 더 탄탄히 하고 있다”고 말했다.

Quartus Prime 설계 소프트웨어 사용자는 이전 소프트웨어 버전과 동일하게 사용하기 편리한 프론트엔드 사용자 인터페이스를 사용할 수 있을 뿐만 아니라 또 한편으로는 백엔드로 Spectra-Q 엔진을 추가함으로써 새로운 일련의 더 빠르고 더 확장성 뛰어난 알고리즘들을 사용해서 이전에 불가능했던 컴파일 시간과 향상된 디자인 성능을 달성하게 되었다. 이 엔진은 또한 계층적 데이터베이스를 사용해서 IP 블록들의 배치 및 배선을 유지함으로써 안정적인 디자인을 유지하고 불필요한 타이밍 종결 작업을 없애고 컴파일 시간을 단축한다.

Quartus Prime 설계 소프트웨어는 고객의 디자인 요구에 따라서 3가지 이디션으로 제공된다. Quartus Prime Pro Edition은 알테라의 최신 세대의 고성능 FPGA 및 SoC FPGA를 지원하기 위한 최신의 성능 및 생산성 툴들을 제공한다. Quartus Prime Standard Edition은 Altera의 새로운 디바이스 제품들을 지원하며, Quartus Prime Lite Edition은 알테라의 대량수량 디바이스 제품군을 지원한다. Pro 및 Standard 이디션은 연간 소프트웨어 라이센스를 필요로 하며, Lite 이디션은 무료 다운로드로 제공되고 라이센스 파일이 필요없다.

아이씨엔 매거진 news@icnweb.co.kr

 
Leave a comment

Posted by on November 4, 2015 in NewProducts, Power

 

Tags: , , ,

리니어, 알테라 Arria 10 FPGA 에 전력 솔루션 공급

리니어 테크놀로지 코리아(대표 홍사곽)는 알테라(Altera) Arria® 10 FPGA 개발 킷을 위한 전력 관리 솔루션을 발표했다.

리니어 테크놀로지의 솔루션은 Arria 10 FPGA 개발 킷과 지원 시스템 블록에 대한 핵심적인 전력 요건을 충족시킨다. 예를 들어, LTC3877 VID 컨트롤러와 LTC3874 위상 익스텐더DC/DC 레귤레이터는 12V 입력에서 코어 전원인 0.95V, 105A를 제공한다.

Arria 10 FPGA에 대한 전력 감소의 장점을 보완할 수 있도록, 이 솔루션은 FPGA의 정적 및 동적 전력 소모를 감소시키기 위해 6비트 병렬식 VID는 Arria 10의 SmartVID와 직접 인터페이스 한다. 또한 초저 값과 온도 보정된 DCR 부하 전류 센싱은 효율과 부하 전류 정밀도를 최적화 시킨다.

리니어 테크놀로지의 제품으로 전력을 공급받는 알테라 Arria 10 FPGA 개발 킷

리니어 테크놀로지의 20A µModule® 레귤레이터(LTM4637)는 고속 트랜시버에 전력을 공급한다. 이 제품은 소형 15mm x 15mm LGA 또는 BGA 패키지에 차폐형(shielded) 인덕터, MOSFET, DC/DC 레귤레이터를 통합함으로써 가장 간단하고 빠른 솔루션을 제공한다.

이 보드에 대한 기술적인 세부사항은 linear.com/altera에서 살펴볼 수 있다.

파워일렉트로닉스 매거진 power@icnweb.co.kr

 
Leave a comment

Posted by on August 28, 2015 in NewProducts

 

Tags: , , , ,

알테라 테크놀로지 데이 2015 개최.. 아시아 8개 도시 로드쇼 진행

알테라(Altera® Corporation)는 2015년 8월 6일부터 시작해 9월 23일에 걸쳐 대만, 인도, 싱가포르, 말레이시아, 한국, 중국을 포함한 아시아태평양 지역 8개 도시에서 기술 세미나인 ’알테라 테크놀로지 데이(Altera Technology Day) 2015’를 개최한다고 밝혔다.

이번 세미나에서는 알테라의 업계 최고 전문가들이 전자 시스템 설계의 최신 트렌드를 소개하고, Terasic, MathWorks, Mentor, Tektronix, Hynix, MDS Technology와 같은 파트너 업체들이 전자기기 설계와 제품 출시 시간을 단축시켜주는 알테라의 FPGA, SoC, IP 및 전력 솔루션을 선보일 예정이다. 세미나 일정 및 등록에 대한 자세한 내용은 http://www.altera.com/atd2015에서 확인할 수 있다.

서울행사는 9월 15일 열린다. Altera Technology Day 2015는 현직 엔지니어들을 대상으로 하며 http://www.axios.co.kr에서 참가 등록신청을 하고, 참석 가능여부를 확인받을 수 있다.

Altera Technology Day 2015

 
Leave a comment

Posted by on August 19, 2015 in Event

 

Tags: ,

알테라, 디지털 전원관리 전문기업 ZDMI와 라이센스로 powerSoC 강화

알테라, FPGA 전력 효율 향상을 위해 엔피리온(Enpirion) PowerSoC에 첨단 디지털 제어 통합

알테라(Altera)가 독일의 아날로그 및 혼합신호 반도체 기업 ZMDI(Zentrum Mikroelektronik Dresden AG)와 라이센스 계약을 체결했다고 밝혔다. 알테라는 ZMDI가 보유하는 세계 수준의 디지털 전원 관리 기술을 이용해 첨단 멀티모드 디지털 제어(MMDC) 전원 기능을 엔피리온(Enpirion®) PowerSoC 디바이스에 통합한다는 계획이다. 디지털 전원 전문가 설계 팀은 알테라 FPGA 및 SoC의 전력 효율을 더욱 향상시키기 위해 엔피리온 PowerSoC의 제어, 조절 능력, 전력 절감 기능을 확장하는 데 초점을 맞출 예정이다.

ZMDI 디지털 전원 기술은 알테라의 기존 업계 최고 전원 솔루션을 보완해 고주파수 전원 IC 기술과 첨단 자기 엔지니어링을 소형 폼팩터 패키지에 통합한다. MMDC 기술을 엔피리온 PowerSoC에 추가함으로써 알테라의 FPGA와 전원 관리 IC 간에 더 향상된 제어 성능을 제공하게 된다. MMDC가 적용되는 엔피리온 디바이스는 다양하고 새로운 전원 모드를 지원할 수 있게 돼 FPGA의 정적 및 동적 전력 소비를 최대 30%까지 절감할 수 있다.

이러한 첨단 디지털 전원 기술 개발을 맡는 숙련된 엔지니어 팀이 알테라의 첨단 전원 IC 개발을 담당하는 고도로 숙련된 연구 개발 팀에 합류하게 되며, 이전 ZMDI의 수석 시스템 설계자인 앤소니 켈리(Anthony Kelly)가 알테라에 합류해 디지털 전원 설계 팀을 이끌게 된다.

엔피리온 PowerSoC는 업계 최고 전력 밀도로 업계 최고 효율과 신호 무결성을 제공함으로써 FPGA 및 SoC FPGA의 고유한 전원 요구사항을 해결한다. ZMDI의 디지털 전원 기술은 프로그래밍 가능한 디지털 영역에서 업계 최강의 과도 응답을 제공하면서 다양한 목적의 이기종 제어 모드를 구현할 수 있게 한다. 알테라는 엔피리온 PowerSoC에 혁신적 디지털 제어 기술의 통합을 통해 FPGA 및 SoC FPGA의 고성능 요구를 만족하는데 최적화된 매우 혁신적인 전원 솔루션을 개발할 계획이다.

알테라 전원 사업부 총괄 책임자 마크 데이비슨(Mark Davidson)은 “알테라의 고도로 숙련된 전원 관리 설계 팀에 검증받은 디지털 전원 전문가 그룹이 합류함으로써 고객에게 더욱 뛰어난 가치를 제공할 수 있게 되었다. 알테라의 고집적 전원 IC에 디지털 제어의 추가는 하이엔드 FPGA의 전원 요구를 보다 확실하게 해결하면서 증가된 시스템 레벨 전력 절감을 제공한다”고 말했다.

파워일렉트로닉스 매거진 power@icnweb.co.kr

 
Leave a comment

Posted by on August 4, 2015 in Power

 

Tags: , , , ,

MAX 10 FPGA 디바이스에서 Nios II 프로세서와 UART를 사용한 원격 시스템 업그레이드

이 레퍼런스 디자인은 MAX 10 FPGA 디바이스의 Nios II 기반 시스템으로 기본적인 원격 구성을 실시하는 것을 보여주는 간단한 애플리케이션 예이다. MAX 10 FPGA 개발 키트에 포함되어 있는 UART 인터페이스와 Altera UART IP Core를 사용해서 원격 구성이 가능하다.

MAX 10 FPGA의 원격 시스템 업그레이드

원격 시스템 업그레이드 기능을 사용함으로써 FPGA 디바이스로 원격적으로 기능 향상이나 버그 교정이 가능하다. 임베디드 시스템은 UART, 이더넷, I2C 같은 다양한 프로토콜을 통해서 펌웨어를 수시로 업데이트해야 할 수 있다. 임베디드 시스템으로 FPGA를 포함할 때는 펌웨어 업데이트로서 FPGA의 하드웨어 이미지 업데이트를 포함할 수 있다.

MAX 10 FPGA 디바이스는 2개까지 구성 이미지를 저장할 수 있으므로 원격 시스템 업그레이드 기능을 강화할 수 있다. 이 중의 한 이미지를 백업 이미지로 사용함으로써 현재 이미지로 오류가 발생했을 때 이 백업 이미지를 로드할 수 있는 것이다.

약어 설명

표 1: 약어 설명

사전 지식 필요

이 레퍼런스 디자인을 활용하기 위해서는 다음에 대해서 사전적인 지식이나 경험을 필요로 한다:

• Nios II 시스템 및 툴의 작동에 대한 이해. 이들 시스템 및 툴로서는 Quartus® II 소프트웨어, QSYS, Nios II EDS를 포함한다.

• Altera의 구성 방법론 및 툴에 대한 이해. MAX 10 FPGA 내부적 구성, 원격 시스템 업그레이드 기능, PFL 등.

필요한 하드웨어 및 소프트웨어

이 레퍼런스 디자인을 사용하기 위해서는 다음과 같은 하드웨어 및 소프트웨어를 필요로 한다:

• Altera MAX 10 FPGA 개발 키트

• Altera Quartus II version 15.0과 Nios II EDS

• UART 드라이버와 인터페이스를 갖춘 컴퓨터

• 바이너리/헥스 파일 에디터

이 레퍼런스 디자인에 포함하고 있는 파일

표 2: 이 레퍼런스 디자인에 포함하고 있는 설계 파일

또한 설계 파일들을 컴파일할 필요 없이 다음과 같은 마스터 파일들을 이용할 수 있다.

표 3: 이 레퍼런스 디자인에 포함하고 있는 마스터 파일

레퍼런스 디자인 흐름도

그림 1: 레퍼런스 디자인 블록 다이어그램

이 레퍼런스 디자인의 IP 코어 컴포넌트들

Nios II Gen2 Processor

이 레퍼런스 디자인에서 Nios II Gen2 프로세서는 다음과 같은 기능을 포함하고 있다:

• 버스 마스터 기능을 포함함으로써 읽기, 쓰기, 소거를 비롯해서 Altera On-Chip Flash IP Core와의 모든 인터페이스 동작을 처리할 수 있다.

• 소프트웨어로, 호스트 컴퓨터로부터 프로그래밍 비트 스트림을 수신하고 Dual Configuration IP Core를 통해서 재구성을 트리거하는(일어나게 하는) 알고리즘을 제공한다.

프로세서의 리셋 벡터가 적절히 설정되어 있어야 한다. 이것은 프로세서가 UFM이나 외부적 QSPI 플래시로부터 적절한 애플리케이션 코드를 부팅하도록 하기 위해서다.

주의: Nios II 애플리케이션 코드가 크기가 클 때는 애플리케이션 코드를 외부적 QSPI 플래시에 저장하도록 권장한다. 이 레퍼런스 디자인에서는 리셋 벡터가 Nios II 애플리케이션 코드를 저장하고 있는 외부적 QSPI 플래시를 가리키고 있다.

추가 정보

Nios II Gen2 하드웨어 개발 튜토리얼

Nios II Gen2 프로세서 개발에 관한 자세한 정보를 볼 수 있다.

Altera On-Chip Flash IP Core

Altera On-Chip Flash IP Core는 Nios II 프로세서가 CFM과 UFM으로 읽기, 쓰기, 소거 동작을 할 수 있도록 인터페이스로서 동작한다. Altera On-Chip Flash IP Core를 통해서 CFM을 액세스하고, 소거하고, 새로운 구성 비트 스트림으로 업데이트할 수 있다. Altera On-Chip Flash IP 파리미터 에디터에서는 각기 메모리 섹터로 지정된 어드레스 범위를 볼 수 있다.

추가 정보

Altera On-Chip Flash IP Core

Altera On-Chip Flash IP Core에 관한 더 자세한 정보를 볼 수 있다.

Altera Dual Configuration IP Core

Altera Dual Configuration IP Core를 통해서는 MAX 10 FPGA 디바이스의 원격 시스템 업그레이드 블록을 액세스할 수 있다. 새로운 이미지가 다운로드되었으면 Altera Dual Configuration IP Core를 통해서 재구성을 트리거할 수 있다.

추가 정보

Altera Dual Configuration IP Core

Altera Dual Configuration IP Core에 관한 더 자세한 정보를 볼 수 있다.

Altera UART IP Core

UART IP Core를 통해서는 MAX 10 FPGA의 임베디드 시스템과 외부적 소자 사이에 직렬 문자 스트림 통신을 할 수 있다. Avalon-MM 마스터로서 Nios II 프로세서가 Avalon-MM 슬레이브로서 UART IP Core와 통신한다. 이 통신은 제어 및 데이터 레지스터 읽기 및 쓰기로 이루어진다.

이 코어는 RS-232 프로토콜 타이밍을 구현하며 다음과 같은 기능들을 제공한다:

• 보 레이트(baud rate), 패리티, 정지, 데이터 비트 조절 가능

• 선택적인 RTS/CTS 플로우 제어 신호

추가 정보

UART Core

UART Core에 관한 더 자세한 정보를 볼 수 있다.

Altera Generic Quad SPI Controller IP Core

Generic Quad SPI Controller IP Core는 MAX 10 FPGA, 외부적 플래시, 온보드 QSPI 플래시 사이에 인터페이스로서 동작한다. 이 코어가 읽기, 쓰기, 소거 동작을 통해서 QSPI 플래시를 액세스할 수 있다.

Nios II 애플리케이션을 더 많은 명령어를 사용해서 확장하려고 하면 Nios II 애플리케이션으로부터 생성되는 hex 파일의 크기가 커진다. 이 파일이 일정한 크기 이상이 되면 UFM이 이 애플리케이션 hex 파일을 저장하기에 공간이 충분하지 않게 될 수 있다. 이럴 때는 MAX 10 FPGA 개발 키트로 제공되는 외부적 QSPI 플래시를 사용해서 애플리케이션 hex 파일을 저장할 수 있다.

Nios II ESD 소프트웨어 애플리케이션 디자인

이 레퍼런스 디자인은 원격 업그레이드 시스템 디자인을 제어하기 위한 Nios II 소프트웨어 애플리케이션 코드를 포함한다. 특정한 명령들을 실행하면 Nios II 소프트웨어 애플리케이션 코드가 UART를 통해서 호스트 터미널로 응답한다.

애플리케이션 이미지 원격 업데이트

원격 터미널을 사용해서 프로그래밍 비트 스트림 파일을 전송하면, Nios II 소프트웨어 애플리케이션이 다음과 같이 한다:

1. Altera On-Chip Flash IP Core의 제어 레지스터를 CFM1 & CFM2 섹터에 대한 보호를 해제하도록 설정한다.

2. CFM1과 CFM2에 대해서 섹터 소거 동작을 실시한다. Altera On-Chip Flash IP Core의 상태 레지스터를 폴링해서 소거가 성공적으로 완료되었는지 확인한다.

3. stdin으로부터 한 번에 4바이트씩 비트 스트림을 수신한다. 표준 입력 및 출력을 사용해서 호스트 터미널로부터 직접적으로 데이터를 수신하고 호스트 터미널로 출력을 프린트할 수 있다. 표준 입력 및 출력 옵션은 Nios II Eclipse Build 툴의 BSP Editor에서 설정할 수 있다.

4. 각 바이트의 비트 순서를 거꾸로 뒤집는다.

주의: Altera On-Chip Flash IP Core의 구성 때문에 모든 데이터 바이트를 CFM로 쓰기에 앞서 순서를 뒤집어주어야 한다.

5. CFM1과 CFM2로 한 번에 4바이트씩 데이터를 쓴다. 프로그래밍 비트 스트림이 끝날 때까지 이 작업을 계속한다.

6. Altera On-Chip Flash IP의 상태 레지스터를 폴링해서 쓰기 동작이 성공적으로 완료되었는지 확인한다. 전송이 완료되었음을 지시하는 메시지를 표시한다.

주의: 쓰기 동작이 실패하면 원격 터미널이 비트 스트림 전송 작업을 중단하고 오류 메시지를 표시한다.

7. 제어 레지스터를 다시 CFM1과 CFM2를 보호하도록 설정해서 원치 않는 쓰기 동작이 일어나지 않도록 한다.

추가 정보

9페이지의 “Convert Programming Files 메뉴를 사용한 .pof 생성” 부분 참조

Convert Programming Files 메뉴를 사용한 rpd 파일 생성에 관해서 설명한다.

원격적으로 재구성 트리거

호스트 원격 터미널에서 재구성 트리거 동작을 선택하면 Nios II 소프트웨어 애플리케이션이 다음과 같이 한다:

1. 표준 입력으로부터 명령을 수신한다.

2. 다음과 같은 두 가지 쓰기 동작을 사용해서 재구성을 시작한다:

• Dual Configuration IP Core의 오프셋 어드레스 0x01로 0x03을 쓴다. 이렇게 하면 물리적 CONFIG_SEL 핀을 오버라이트(overwrite)하고 Image 1을 다음 부트 구성 이미지로 설정한다.

• Dual Configuration IP Core의 오프셋 어드레스 0x00으로 0x01을 쓴다. 이렇게 하면 CFM1 및 CFM2로 애플리케이션 이미지 재구성을 트리거한다.

[계속 이어 보기 … ]
 

[개발키트 구매하기]
[DEV KIT MAX 10 NEEK 구매하기]
 

[알테라] MAX 10 FPGA 디바이스에서 Nios II 프로세서와 UART를 사용한 원격 시스템 업그레이드(2) 편으로 계속됩니다.

 
Leave a comment

Posted by on July 28, 2015 in Power

 

Tags: , ,

알테라 Industry 4.0 PLC 레퍼런스 디자인, 산업IoT와 스마트팩토리 구현으로 ‘최고제품상’ 수상

알테라 Industry 4.0 PLC 레퍼런스 디자인, 올해 EE타임즈/EDN ACE 어워드에서 “최고제품상” 수상

알테라(Altera Corporation)의 Industry 4.0 PLC 컨트롤러 레퍼런스 디자인이 산타클라라에서 열린 ‘임베디드 시스템 컨퍼런스’에서 열린 EE타임즈/EDN ACE 어워드에서 “최고 제품상”을 수상했다.

ACE Awards 2015

알테라는 2015년 7월 21일 캘리포니아 산타클라라에서 개최된 ‘임베디드 시스템 컨퍼런스(Embedded Systems Conference)’에서 열린 ‘EE타임즈(EE Times) 및 EDN 2015 UBM 캐논(UBM Canon) ACE(Annual Creativity in Electronics) 어워드’ 시상식에서 가장 뛰어난 레퍼런스 디자인에 주어지는 최고 ACE 어워드를 수상했다고 밝혔다.

알테라는 최고제품상(Ultimate Product) 레퍼런스 디자인 부문에서 Industry 4.0 애플리케이션용 단일 칩, 클라우드 지원 (PLC: programmable logic controller) 레퍼런스 디자인으로 최고 영예를 안았다. ACE 어워드 최고제품상(Ultimate Product) 부문은 2014년에 선보인 업계 선도적인 기술에 수여된다.

또한 알테라의 하드 부동 소수점 DSP(digital signal processing) 구현을 특징으로 하는 Arria® 10 FPGA 및 SoC는 최고제품상 프로세서 부문 최종 수상 후보에 선정됐다.

EE타임즈/EDN ACE 어워드는 전세계 산업에서 리더십과 혁신을 보여준 기술의 창조적 업적을 인정하는 상이다. ACE 어워드 최종 수상 후보는 EE타임즈와 EDN의 편집진에 의해 선정된다. 어워드 수상작은 마이크로소프트 리서치(Microsoft Research) 선임 연구원 Gordon Bell, 라이스대학(Rice University) Gene Frantz 교수, 내셔널 세미컨덕터(National Semiconductor)의 전 최고 기술자 겸 펠로우 Dennis Monticelli를 포함한 독립적인 업계 전문가 심사위원단에 의해 결정된다.

알테라 산업 비즈니스 부문 선임 전략적 마케팅 매니저 Niladri Roy는 “산업용 사물인터넷(IIoT; Industrial IoT)이 점점 현실이 되어 가면서 생산공장의 현장에 구현되는 인텔리전스와 에지-투 엔터프라이즈 인텔리전스가 클라우드를 통해 공장으로부터 엔터프라이즈까지 안전하게 통신하는 Industry 4.0 PLC의 약속을 실현하는 핵심 요소가 되고 있다.”고 밝히고, “이를 통해 산업 제조업체는 산업 프로세스 데이터를 수집하고 이용함으로써 효율을 증대시키고 대량 커스터마이제이션을 구현하면서 예측적 유지보수를 통해 공장의 다운타임 비용을 크게 절감할 수 있게 된다. 알테라 사이클론 V SoC를 기반으로 하는 알테라 PLC 레퍼런스 디자인은 고객에게 Industry 4.0 및 IIoT 애플리케이션을 구현하는 공장 자동화 시스템을 실현하는 청사진을 제공한다.”고 말했다.

수상제품: 알테라의 Industry 4.0을 위한 단일 칩, 보안 클라우드 지원 PLC
알테라의 혁신적, 단일 칩 PLC 레퍼런스 디자인은 알테라 ARM 기반 사이클론 V SoC에서 실행된다. 3S 스마트 소프트웨어 솔루션즈(3S Smart Software Solutions), 엑소 인터내셔널(EXOR International), 바소 실렉스(Barco Silex)와 함께 개발한 이 레퍼런스 디자인은 microSOM(micro system-on-module)에서 OPC-UA를 통해 모션 제어, EtherCAT, HMI 및 보안 엔터프라이즈 통신을 구현한다.

PLC on a Single Chip Implemented on an Altera SoC

PLC on a Single Chip Implemented on an Altera SoC

즉시 이용 가능한 microSOM 및 평가 디자인과 함께 제품은 설계자에게 단일 칩에 통합된 HMI으로 Industry 4.0을 위한 완벽한 PLC를 신속하게 개발하는 데 필요한 유연성, 저비용, 소형 보드 공간, 저전력을 모두 갖춘 플랫폼을 제공한다. 제품에 대한 보다 자세한 내용은 https://www.altera.com/cloud-enabled-plc에서 확인할 수 있다.

아이씨엔 매거진 news@icnweb.co.kr

 
Leave a comment

Posted by on July 28, 2015 in News

 

Tags: , , , , , , ,