RSS

Tag Archives: FPGA

자일링스, 데이터센터용 UltraScale+ 이더넷 포트폴리오 발표

디자인 시간을 단축하는 자일링스의 25G 및 50G, 통합 100G RS-FEC 솔루션
데이터센터 인터커넥트, 서비스 공급자 및 기업형 애플리케이션에 적합

자일링스는 데이터센터 인터커넥트, 서비스 공급자 및 기업형 애플리케이션을 위한 업계에서 가장 유연하고 종합적인 이더넷 포트폴리오를 발표한다고 밝혔다. 자일링스의 종합 IP 포트폴리오에는 25GBASE-CR/KR, 50GBASE-CR2/KR2, 100GBASE-CR4/KR4 IP와 새로 도입된 통합 100G 이더넷 MAC 및 RS-FEC IP가 있다.

이 포트폴리오에 가장 최근에 추가된 자일링스의 통합 100G 이더넷 MAC 및 통합 RS-FEC가 내장된 16nm 울트라스케일+(UltraScale+)™ 디바이스는 FPGA 소프트 IP 구현 대비 80%의 전력 감소 및 로직 사용량의 현저한 감소를 제공한다.

모바일 트래픽 및 클라우드 컴퓨팅으로 인한 수요 증가로 데이터센터 광 링크는 100G 이더넷까지 시행되며, 이는 기존 10G 이더넷 포트 다운링크에 영향을 준다. 또한 10G 이더넷 포트를 25G 이더넷으로 업그레이드하여 2.5배까지 성능을 증가시킬 수 있다. 울트라스케일 아키텍처의 자일링스® 통합 100G 이더넷 솔루션은 기업이 100G 이더넷 스위치와 코어 라우터를 개발해 모바일 디바이스 및 클라우드 컴퓨팅 애플리케이션의 증가하는 대역폭 수요를 처리할 수 있도록 한다.

또한 25G 및 50G RS-FEC는 다운포트 링크의 디자인을 완성한다. RS-FEC는 이러한 시스템에 내재하는 오류를 보정하여 전체 비용을 절감해 보다 경제적인 멀티모드 섬유나 구리 인터커넥트를 이용할 수 있도록 한다. 내장된 100G 이더넷 MAC, PCS 및 RS-FEC를 이용해 FPGA 리소스를 상당 부분 절약할 수 있으며, 플랫폼 재활용의 극대화 및 전력 최소화, 검증된 미래 디자인으로의 발전도 가능해진다.

자일링스는 3월 22일부터 24일까지 미국 캘리포니아 애너하임(Anaheim)에서 개최되는 OFC 박람회(부스 #3457)에서 16nm 울트라스케일+ FPGA와 100G 이더넷 MAC및 RS-FEC를 선보일 예정이다. 새로운 100G 이더넷 솔루션에 관한 보다 자세한 정보 및 비디오 데모는 http://www.xilinx.com/video/technology/100g-ethernet-16nm-ultrascale-plus.html에서 확인할 수 있다.

아이씨엔 매거진 news@icnweb.co.kr

 
Leave a comment

Posted by on March 21, 2016 in Event, NewProducts

 

Tags: , , , , ,

알테라 코리아, 전국 대학(원)생 대상 2016 Altera Design Contest 개최

세계적인 프로그래머블 솔루션회사 알테라의 한국지사인 알테라코리아(대표 김동훈, http://www.altera.com)는 한국에서 지난해에 이어 4번째로 Altera Design Contest를 Altera의 영업 및 기술지원 파트너사인 Axios와 공동 개최하며, 온라인 등록접수를 시작했다고 밝혔다.
이 콘테스트는 Altera University Program의 일환으로서 한국의 대학생/대학원생들이 Altera FPGA를 이용해서 혁신적인 SoPC 시스템디자인을 설계하도록 고취하고, 이들 학생들의 창의성과 FPGA 설계 역량을 발굴하고 SoPC 시스템디자인을 설계하도록 동기부여를 하기 위한 것이다. 이 콘테스트의 수상자는 공식적인 시상식에서 발표하며 총1500만원의 상금이 주어진다. 시상식은 최종 리포트 제출 후 우승팀 선정 후, 당일 작품 발표와 함께 순위가 결정된다.

대학생/대학원생이면 누구나 개인 또는 팀자격으로 이 콘테스트에 참여할 수 있다.

각 개인/팀은 5월 5일까지 콘테스트 랜딩페이지(www.axios.co.kr)를 통해 등록신청서를 제출해야하며, 6월 6일까지 제 1차 제안서를 제출해야한다. 모든 디자인 제안서는 Altera Korea와 Axios로 이루어진 위원회에서 심사 및 평가하며, 6월 30일까지 35개의 우수 디자인제안서를 선정한다. 이렇게 1차 심사를 통과한 개인/팀에게는 1개의 Altera DE1-SoC 개발 및 교육보드가 제공되고, 7월 6일부터 8일까지 3일간 교육이 진행된다.

모든 개인/팀은 DE-SoC를 기본으로 설계된 최종 프로젝트를 11월 30일까지 제출해야하며, 12월 중순에 8팀의 수상자가 결정되고, 통지 받게 된다. 선정된 8팀은 12월 22일 시상식 당일 작품발표회를 하고, 당일 채점평가단에 의해서 최종 1,2,3등 팀 및 우수상 5팀이 결정된다.

Altera Korea의 김동훈 지사장은 “한국에서Altera University Program의 활성화를 위해서 대학생/대학원생 대상 콘테스트를 올해도 차질없이 개최하게된것을 매우 기쁘게 생각하며, 이 콘테스트를 통해서 유무선통신 및 네트워킹, 디지털홈 어플라이언스, 브로드캐스트, 컴퓨터, 의료용, 산업용, 자동차분야를 비롯한 다양한 분야에서 미래를 이끌어 나갈 창의적인 설계엔지니어들을 발굴할 수 있기를 기대한다”고 말했다.
‘2016 Altera Design Contest’의 참가 신청은 3월 2일부터 Axios의 홈페이지(www.axios.co.kr)에서 가능하며, 대회 일정 등 자세한 내용을 볼 수 있다.

아이씨엔 매거진 오승모 기자 oseam@icnweb.co.kr

 
Leave a comment

Posted by on March 8, 2016 in Event, Market

 

Tags: , , , , , , ,

자일링스, 데이터 센터 인터커넥트에서 비용 효율을 높여주는 획기적인 트랜시버 발표

5미터의 구리 케이블당 25Gb를 지원하는 업계 최초의 FPGA, 버텍스 울트라스케일 디바이스

자일링스는 데이터 센터 인터커넥트의 비용 효율을 높여주는 획기적인 트랜시버 기술을 발표한다고 밝혔다. 자일링스의 버텍스(Virtex)® 울트라스케일(UltraScale)™ 디바이스는 데이터 센터에서 25GE, 50GE, 100GE 구리 케이블 및 백플레인 IEEE을 준수한다. 또한, 데이터 센터에서 최대 5 미터의 구리 케이블까지, 그리고 백플레인 인터커넥트에서 최대 1미터까지 지원하는 관련 규격들을 충족한다.

이러한 규격에는 IEEE 802.3bj 100GBASE-CR4/KR4, IEEE 802.3by 25GBASE-CR/CR-S/KR/KR-S 및 25Gb(기가비트) 이더넷 컨소시엄 50GBASE-CR2/KR2 등이 있다. 이로써 데이터 센터 고객들은 비용 및 전력이 최적화된 솔루션으로 어떤 규격이나 규격을 준수하는 판매 업체든 ToR(top-of-rack) 스위치로 서버를 연결하여 광 케이블 대신 nx25G 구리 케이블을 사용할 수 있다.

자일링스의 트랜시버 기술은 뛰어난 신호 품질과 자동 조정 이퀄라이제이션으로 최고의 신호 무결성과 가장 빠른 직렬 링크 구현했다. 버텍스 울트라스케일 FPGA는 통합된 100G 이더넷 MAC IP, 소프트 오류 교정(RS-FEC) IP, ASIC급 로직 패브릭 등을 이용해 데이터 센터 작업량 가속에 완벽한 고성능 저지연 이더넷 솔루션을 제공한다.

자일링스 FPGA, SoC 제품관리 및 마케팅 수석 책임자인 커크 사반(Kirk Saban)은 “버텍스 울트라스케일 FPGA의 대량 생산은 물론, 업계에서 유일하게 구리 케이블 및 백플레인 사양에서 25Gb을 보장한다. 자일링스는 고객들이 가장 낮은 위험성과 최고의 비용 효율적인 솔루션을 고객의 데이터 센터에 활용할 수 있도록 최선을 다하고 있다”라고 전했다.

파워일렉트로닉스 매거진 power@icnweb.co.kr

 
Leave a comment

Posted by on February 10, 2016 in NewProducts

 

Tags: , , , ,

자일링스, 업계 최초의 하이엔드 FinFET FPGA인 16nm 버텍스 울트라스케일+ 디바이스 출시

100여 개 이상의 고객사들과 울트라스케일+ 포트폴리오 및 디자인 툴 협력

자일링스는 TSMC의 16FF+ 프로세스가 사용된 업계 최초의 하이엔드 FinFET FPGA인 버텍스(Virtex)® 울트라스케일+(UltraScale+)™ FPGA를 출시한다고 밝혔다. 자일링스는 울트라스케일+ 포트폴리오 및 디자인 툴에서 100 여 개 이상의 고객사들과 활발한 협력을 진행하고 있으며, 그 가운데 60 곳 이상은 이미 디바이스 및 보드를 주문했다.

버텍스 울트라스케일+ 디바이스가 징크(Zynq)® 울트라스케일+ MPSoC와 킨텍스(Kintex)® 울트라스케일+ FPGA에 포함되면서, 자일링스® 16nm 포트폴리오의 3개 제품군을 모두 이용할 수 있다. 버텍스 울트라스케일+ 디바이스는 업계 유일의 20nm 하이엔드 FPGA인 버텍스 울트라스케일 제품군의 성공을 기반으로 하고 있다. 이 새로운 디바이스는 32G 트랜시버, PCIe® Gen 4 통합 코어 및 UltraRAM 온칩 메모리 기술과 같은 업계를 선도하는 기술역량을 이용하여 차세대 데이터 센터, 400G 및 테라비트 유선 통신, 테스트 및 계측, 우주항공, 국방 시장에서 요구되는 성능과 통합을 제공하고 있다.

자일링스의 프로그래머블 제품 총괄 매니저 및 수석 부사장인 빅터 펭(Victor Peng)은 “버텍스 울트라스케일+ FPGA의 성공적인 출시로 이제 울트라스케일+ 16nm 제품군 3가지를 모두 다 이용할 수 있게 되었다. 이미 100여 개 이상의 고객사들에게 최신 FinFET 기반 디바이스와 개발 보드 및 툴을 제공함으로써 고객의 차세대 디자인 개발을 돕고 있다. 28nm, 20nm에 이어 현재의 16nm 노드에서 3세대 연속으로 기술을 선도하고 있는 자일링스의 “3연승” 성과는 업계에서 가장 앞서 시장에 제품을 선보이겠다는 자사의 집념을 잘 보여준다”고 전했다.

비트웨어(BittWare)의 대표 겸 CEO인 제프 밀로드(Jeff Milrod)는 “대규모 데이터 센터 시스템에는 고속 데이터 처리와 고대역폭, 네트워크 및 스토리지 시스템과의 저지연 연결이 요구된다”고 말하며, “고성능 버텍스 울트라스케일+ 디바이스의 빠른 등장으로 자사는 고객이 필요로 하는 네트워킹, 패킷 프로세싱, 스토리지 및 가속 애플리케이션을 다루는 최신 기술을 신속하게 충족하고 배치할 수 있게 되었다”라고 덧붙였다.

아이씨엔 매거진 news@icnweb.co.kr

 
Leave a comment

Posted by on February 1, 2016 in NewProducts

 

Tags: , , , ,

RF 측정을 재정의하다

VSA, VSG, 그리고 개방형 FPGA의 통합

한정규 대리 Jungkyu.han@ni.com
한국내쇼날인스트루먼트 자동화 테스트 솔루션 담당

수 십 년에 걸쳐 소프트웨어 정의된 RF 테스트 시스템 아키텍처는 테스트 업계에 빠른 속도로 보급화되고 있습니다. 기존 박스형 계측기 형태를 지닌 대부분의 상용 (COTS) 자동화 RF 테스트 시스템은 어플리케이션 소프트웨어를 사용하여 버스 인터페이스를 통해 계측기와 통신합니다.

하지만, RF 어플리케이션이 더욱 복잡해짐에 따라 엔지니어들은 테스트 시간과 비용을 최대한 줄이면서 기능은 개선해야 하는 부담을 안고 있습니다. 테스트 측정 알고리즘, 버스 속도, CPU 속도의 향상으로 테스트 시간이 단축된 것은 사실이지만, 더욱 복잡해지는 RF 테스트 어플리케이션을 다루기 위해서는 획기적인 기능 개선이 필요한 상황입니다.

상용 RF 테스트 계측기는 속도와 유연성을 충족시키기 위해 FPGA 활용성을 늘렸습니다. FPGA는 소프트웨어 개발 환경을 통해 하드웨어 기능을 직접 설정할 수 있는 재프로그래밍이 가능한 실리콘 칩입니다.

RF 계측에 FPGA를 활용하는 것은 현명한 선택이지만, FPGA는 특정 목적을 위해 제작되었고, 기능이 제한적이며, 사용자가 직접 설정이 거의 불가능합니다. 이 때 프로그래밍이 가능한 FPGA를 사용하면 고정된 기능의 FPGA와 비교하여 우수한 장점을 활용할 수 있습니다. 프로그래밍이 가능한 FPGA를 사용하면 RF 계측기를 직접 설정함으로써 각 어플리케이션에 최적화된 솔루션을 구현할 수 있습니다.

NI의 세계 최초 벡터 신호 트랜시버 (VST)는 벡터 신호 생성기 (VSG)와 벡터 신호 분석기 (VSA)를 FPGA 기반 리얼타임 신호 처리 및 컨트롤과 통합한 새로운 형태의 혁신적인 측정 장비입니다.

VST에는 프로그래밍 가능한 FPGA가 탑재되어 있어 계측기의 하드웨어에 사용자가 정의한 알고리즘을 요구에 따라 구현할 수 있습니다. VST는 소프트웨어로 디자인되었으므로 SDR (Software Defined Radio) 아키텍처의 유연성과 RF 계측기 수준의 성능을 제공합니다. 그림 1 (아래)은 기존 RF 계측 방식과 VST를 사용한 소프트웨어 디자인 방식간의 차이점을 설명해 주고 있습니다.

개방형 FPGA 기반 RF 측정 장비 VST

NI LabVIEW FPGA를 활용하면 그래픽 기반 프로그래밍 언어인 LabVIEW 소프트웨어와 같은 프로그래밍 환경에서 재구성 가능한 I/O (RIO) 하드웨어의 FPGA를 프로그래밍할 수 있습니다.

LabVIEW는 병렬 처리와 데이터 흐름에 최적화되어 있으므로 FPGA 프로그래밍에 적합합니다. 따라서 기존의 FPGA 디자인 경험 유무에 상관없이 누구나 재구성 가능한 하드웨어의 강력한 성능을 활용할 수 있습니다.

시스템 디자인 소프트웨어인 LabVIEW는 연산 아키텍처와 데이터 조작에 대한 전문 지식이 없이도 FPGA와 마이크로프로세서 (사용자의 PC 환경)에서 처리를 진행하도록 고유한 기능을 제공합니다.

NI VST는 강력한 LabVIEW FPGA와 NI RIO 아키텍처를 기반으로 구축되었으며, 어플리케이션 IP, 참조 디자인, 예제, LabVIEW 샘플 프로젝트 등 어플리케이션 개발의 시작을 돕는 다양한 요소가 포함됩니다.

기존 RF 테스트 개선

NI VST는 기존 계측기의 빠른 측정 속도와 고성능을 유연한 소형 폼팩터에 통합하였습니다. 따라서 VST는 5.8 GHz에서 -45 dB (0.5%) 보다 우수한 에러 벡터 크기 (EVM)를 통해, 802.11ac와 같은 표준을 테스트할 수 있습니다. 또한, 송수신, 기저대역 I/Q 및 디지털 입출력이 공통의 FPGA를 공유하므로, VST는 기존 박스형 계측기 보다 훨씬 강력한 성능을 제공합니다.

그 중 한가지 예로 데이터 축소를 꼽을 수 있습니다. 부분 제거, 채널화, 평균화 및 기타 직접 설정한 알고리즘을 통해 FPGA는 연산 집약적인 태스크를 수행할 수 있습니다.

이를 통해, 필요한 데이터 처리량과 호스트 측의 프로세싱을 줄여 테스트 시간이 단축되며, 평균화를 늘려 사용자들이 측정에 더욱 확신을 갖게 됩니다. FPGA 기반, 사용자 정의 알고리즘의 다른 예로는 사용자 정의 트리거링, FFT 엔진, 노이즈 수정, 인라인 필터링, 가변 지연, 전력 레벨 서보 등이 있습니다.

VST는 80MHz로 최신 802.11ac 무선 랜 테스트에도 적용이 가능합니다. 160MHz를 필요로 할 시에는 2대의 VST를 통해 contiguous 또는 non-contiguous mode도 테스트할 수 있습니다. 더욱 나아가서는 최신 무선 프로토콜들만 지원한다는 MIMO도 박스형 계측기와는 다르게 매우 용이하게 구성할 수 있습니다.

RF 수신기 및 발신기의 기저대역 I/Q 데이터 이외에도, PXI VST에는 프로그래밍 가능한 FPGA에 직접 연결되는 고속 디지털 I/O가 있습니다. 따라서 사용자들은 RFIC와 같은 DUT를 컨트롤하기 위해 직접 정의한 디지털 프로토콜을 실행하여 테스트 시간을 대폭 단축할 수 있습니다. 이외에도, 테스트 시퀀싱이 FPGA에서 수행되므로 DUT는 리얼타임으로 상태를 변경하고 시퀀싱할 수 있습니다.

최근 몇 년간, MIMO RF 기술은 크게 발전하였으며 특히 셀룰러 및 무선 표준 분야에서 눈에 띄는 발전이 있었습니다. 이와 더불어 RF 변조 구조가 더욱 복잡해지고, RF 대역폭이 증대되었으며, 라디오 스펙트럼은 더욱 복잡해졌습니다.

이 같은 상황에서는 간섭이 차단된 연구소와 같은 이상적인 환경에서 무선 디바이스를 테스트하는 것만큼이나 다이나믹한 실제 환경에서 디바이스가 어떻게 작동하는지 이해하는 것도 중요합니다.

라디오 채널 에뮬레이터는 실제 환경에서 무선 통신을 테스트하기 위한 툴입니다. 페이딩 모델은 물리적인 라디오 환경에서 RF 신호를 방해하는 공기 방해, 반사, 사용자 움직임 및 자연 발생하는 기타 현상을 시뮬레이션 할 때 사용됩니다.

수학 페이딩 모델을 FPGA에 프로그래밍하면, VST는 리얼타임 라디오 채널 에뮬레이터를 실행합니다. 아래 그림은 LabVIEW에서 2개의 VST를 사용하여 실행된 2×2 MIMO 라디오 채널 에뮬레이터입니다.

소프트웨어로 디자인된 계측의 무한 가능성

벡터 신호 트랜시버 (VST)는 제조업체의 정의가 아닌 사용자 어플리케이션 요구에 따라 정의되는 소프트웨어로 디자인된 혁신적인 계측기입니다. RF의 DUT가 더욱 복잡해지고 제품의 시장 출시 시기가 더욱 단축되고 있는 시점에서 이 같은 계측기 성능을 통해 RF 디자이너와 테스트 엔지니어들은 보다 세부적인 컨트롤이 가능합니다.

VST와 같은 장비가 존재함으로써 “계측기 스펙이 적합한가?”라는 질문에 답하기 이전에 “해결해야 할 RF 측정 및 컨트롤 문제가 무엇인가?”에 대해 먼저 생각할 수 있게 되었습니다. VST의 정밀한 RF 입력 RF 출력 및 직접 프로그래밍 가능한 FPGA에 연결된 디지털 I/O를 통해 그 어떠한 문제도 해결이 가능합니다.

11월 1일, 벡터 신호 트랜시버 공식 런칭 행사 개최

벡터 신호 트랜시버의 국내 런칭 행사가 오는 11월 1일, 한국NI 주최의 그래픽 기반 시스템디자인 컨퍼런스 NIDays 2012에서 진행됩니다. RF 측정의 혁신을 주도할 VST의 주요 성능과 다양한 기술 정보를 NIDays 2012 키노트와 기술 세션, 데모부스를 통해 직접 확인해 보시기 바랍니다.

아이씨엔 매거진 2012년 10월호

 
Leave a comment

Posted by on January 21, 2016 in Automation

 

Tags: , ,

알테라 코리아, 전국대학생 2015 Altera Design Contest 수상자 발표

알테라(Altera) FPGA에 대한 설계 능력과 창작 능력 장려를 위한 KAIST, Kong-Jung 팀에 대상

세계적인 프로그래머블 솔루션회사, Altera의 한국지사인 알테라 코리아(대표 김동훈, http://www.altera.com)는 작년에 이어 올해에도 개최한 Altera Design Contest의 수상팀을 발표했다.

이 콘테스트는 Altera University Program의 일환으로서 한국의 대학생/대학원생들이 Altera FPGA를 이용해서 혁신적인 SoPC 시스템디자인을 설계하도록 고취하고, 이들 학생들의 창의성과 FPGA 설계 역량을 발굴, SoPC 시스템디자인 설계의 동기부여를 하기 위한 것이다. 최종 9팀은 롯데 호텔 월드에서 22일, 자신들의 작품을 발표할 수 있는 기회를 갖고, Altera FAE(Field Application Engineer)팀으로 구성된 현장 채점단의 최종 채점을 통하여 현장에서 순위가 가려졌다.

이 콘테스트는 본사 University Program의 후원을 받아 Altera Korea와 Altera의 국내 독점 공급 파트너사인 Uniquest(Axios)가 공동으로 주최하였다.

대학생/대학원생이면 누구나 개인 또는 팀자격으로 총 26 개 대학, 50여개팀, 총 170여명의 학생들이 참가 등록하였으며, 1차 제안서 심사 후 35개 팀에 DE1-SoC 개발보드가 제공되었다. 모든 개인/팀은 DE1-SoC를 기본으로 설계된 최종 프로젝트를 11월 30일까지 제출하였으며, 12월 22일에 3팀의 수상팀과 6팀의 우수상(Excellence Award) 시상식을 가졌다.

2015 Altera Design Contest 수상자

알테라 코리아의 김동훈 대표는 “한국에서 Altera University Program의 활성화를 위해서 대학생/대학원생 대상 콘테스트를 개최하게된것을 매우 기쁘게 생각하며, 이 콘테스트를 통해서 유무선통신 및 네트워킹, 디지털홈 어플라이언스, 브로드캐스트, 컴퓨터, 의료용, 산업용, 자동차분야를 비롯한 다양한 분야에서 미래를 이끌어 나갈 창의적인 설계엔지니어들을 발굴할 수 있기를 기대한다”고 말했다.

알테라의 University program은 컴퓨터 공학과 전자공학 교육에 큰 도움을 주고자 알테라가 지원하는 프로그램이다. 이 프로그램은 프로그래머블 로직 기반의 교과목은 물론 진보된 시스템 디자인의 개발과 교육에 필요한 툴을 갖춘 대학 및 대학원 교육과정을 교수들과 학생들이 가르치고 배울 수 있도록 돕고 있다. 현재까지 알테라는 전세계에서 3만 명이 넘는 엔지니어들에게 교육을 제공했으며, 이 프로그램은 지금 현재 급격히 확대되고 있다.

아이씨엔 매거진 news@icnweb.co.kr

 
Leave a comment

Posted by on December 23, 2015 in Market

 

Tags: , , ,

자일링스, 16nm 울트라스케일+ 디바이스를 위한 공개 툴 및 가이드 발표

28nm 디바이스보다 2~5배 더 높은 와트당 시스템 레벨 성능과 주요 시장에서 채택될 수 있는 유효성 입증

자일링스는 16nm 울트라스케일+(UltraScale+)™ 제품군을 위한 공개 액세스를 지원한다고 밝혔다. 여기에는 비바도(Vivado)® 디자인 수트 HLx 에디션, 임베디드 소프트웨어 개발 툴, 자일링스 파워 측정기(Power Estimator), 징크(Zynq)® 울트라스케일+(UltraScale+) MPSoC 및 킨텍스(Kintex)® 울트라스케일+(UltraScale+) 디바이스를 위한 기술 문서가 포함된다.

디자이너들은 특정 디자인을 위해 제공되는 울트라스케일+ 포트폴리오의 28nm보다 2~5배 더 높은 와트당 성능 향상으로 유효성을 입증할 수 있다. 비바도 디자인 수트는 업계 최초로 16nm 디바이스를 위한 공개 툴을 사용하여 울트라스케일+ 포트폴리오의 와트당 성능 이점을 최대한 활용하고, SmartCORE™ 및 LogiCORE™ IP의 카테고리를 완성하도록 최적화되었다. 이번 발표는 지난 2015년 7월에 앞서 공개한 최초의 테이프 아웃, 얼리 액세스 툴 일정과 2015년 9월 최초로 출하 일정을 포함한 울트라스케일+ 포트폴리오 이후에 공개된 것이다.

자일링스 FGPA 및 SoC 제품 관리, 마케팅의 수석 책임자인 커크 사반(Kirk Saban)은 “자일링스는 업계 유일의 16nm 프로그래머블 디바이스를 위한 공개 툴 및 가이드를 공급하고 있으며, 최첨단인 SoC 및 FPGA가 주요 시장에서 빠르게 채택될 수 있도록 주력하고 있다”고 말했다. 또한 “이제는 모든 고객이 차세대 애플리케이션을 위한 울트라스케일+ 포트폴리오의 뛰어난 와트당 성능 및 이점을 입증할 수 있다”고 덧붙였다.

비바도 디자인 수트 HLx 에디션

비바도 디자인 수트 HLx 에디션은 올 프로그래머블 SoC, FPGA의 디자인과 재사용 가능한 플랫폼 개발에서 최고의 생산성으로 새로운 접근을 제공한다. 모든 HLx 에디션은 C/C++ 라이브러리, 비바도 IPI(IP Integrator), LogicCORE™ IP 서브시스템, 전체 비바도 구현 툴 수트 등 가장 생산적이고 최첨단인 C 및 IP 기반 디자인 플로우를 쉽게 활용할 수 있는 비바도 HLS(High-Level Synthesis)가 포함되어 있다. 새로운 울트라패스트(UltraFast)™ High-Level 생산성 디자인 방법론 가이드와 함께 사용할 경우, 사용자는 기존 방식보다 10~15배 더 높은 생산성을 구현할 수 있다.

자일링스 울트라스케일+ 포트폴리오

FPGA의 16nm 울트라스케일+™ 제품군과 3D IC, MPSoC는 새로운 메모리, 3D-on-3D 및 멀티 프로세싱 SoC(MPSoC) 기술을 결합하여 성능과 집적도를 한 차원 높였으며, 스마트커넥트(SmartConnect) 인터커넥트 최적화 기술을 구현한다. 시스템 레벨에 최적회된 울트라스케일+는 28nm 디바이스보다 2~5배 더 높은 와트당 시스템 레벨 성능과 시스템 통합, 인텔리전스, 보안 및 안전을 최고 레벨로 보장하며 기존의 프로세스 노드 이동을 뛰어넘는 가치를 제공한다.

아이씨엔 매거진 news@icnweb.co.kr

 
Leave a comment

Posted by on December 11, 2015 in NewProducts

 

Tags: , , , ,